20 jaar halfgeleidertechnologie Roadmap: Tearing Down The Walls

0

Imec organiseerde voor de vakantie zijn jaarlijkse International Technology Forum (ITF USA). Luc Van den hove, president en CEO van imec, presenteerde zijn visie op een 20-jarige technologische roadmap die volgens hem nog agressiever is dan wat de industrie de voorbije decennia heeft bereikt. “We zullen onze kerncompetentie op het vlak van halfgeleiders gebruiken om hoogtechnologische innovaties te realiseren door samen te innoveren op het niveau van halfgeleidertechnologie, systemen en toepassingen, en door gebruik te maken van expertise uit vele domeinen, zoals materiaalwetenschappen, biomedische toepassingen, farmaceutica, AI en andere,” zei Van den hove. Het bouwen van bloeiende deep-tech ecosystemen moet een prioriteit worden om de uitdagingen van de 21e eeuw aan te gaan, waaronder die op medisch gebied, het aanpakken van de voedselschaarste, het aanpakken van de klimaatverandering en luchtverontreiniging, en het vinden van oplossingen voor duurzame mobiliteit. “Al deze uitdagingen vereisen dat we echte deeptech-technologieoplossingen ontwikkelen,” zei hij. “Voor al deze uitdagingen moeten we massaal gegevens verwerken, en daarom moeten we onze technologieën steeds performanter maken.”

De halfgeleiderindustrie heeft lang vertrouwd op traditionele schaling op basis van Dennard‘s, die tegelijkertijd zorgde voor verhoogde prestaties en verhoogde dichtheid tegen een lager vermogen en een lagere kostprijs. “Deze eendimensionale versie van de roadmap is misschien niet meer voldoende voor de toekomst,” zei Van den hove. “We zullen onze apparaten moeten afstemmen op specifieke toepassingen.”

Deep tech, mogelijk gemaakt door halfgeleidertechnologie, zal zorgen voor ontwrichtende innovaties die essentieel zijn om de monumentale uitdagingen van de mensheid aan te pakken. De transformatie van industrieën zoals de medische industrie zal de behandeling en analyse van exponentieel groeiende hoeveelheden gegevens vereisen, waarvoor enorme rekenkracht vereist is.
Om dit duurzaam mogelijk te maken, hebben we een nog agressievere routekaart voor halfgeleiders nodig dan wat we de afgelopen decennia hebben bereikt. In dit artikel stelt Luc Van den hove, President en CEO van imec, een stappenplan voor dat performantere halfgeleidertechnologieën mogelijk zal blijven maken. Foto Imec

Traditionele schaalvergroting stuit op meerdere muren op het gebied van vermogen, prestaties, schaalvergroting en kosten. “Alleen al het op lithografie gebaseerde krimpen wordt moeilijker”, zegt Van den hove. “Het houdt niet op, maar het wordt steeds moeilijker. De prestatieverbetering die we gewend zijn voor afzonderlijke transistors van node tot node is langzamer geworden. Daarom moesten we overgaan tot massale parallellisatie.”

De systeemprestaties worden steeds meer gedomineerd door de beperkingen van het data path tussen de kernprocessor en het geheugen, wat leidt tot beperkingen in de gegevensverwerking, met name in AI-toepassingen. “Dit is wat wij de Memory Wall noemen. De piekbandbreedte van het geheugen kan de piekdoorvoer van de processor niet bijbenen”, aldus Van den hove.

Een andere muur is de Power Wall. “Het wordt steeds moeilijker om al het vermogen in onze chip te krijgen, maar ook om de warmte uit elke chip te halen. Daarom hebben we nieuwe koeltechnieken nodig,” zei hij. Ook de kosten exploderen (de kostenmuur), wat gecompenseerd moet worden door de toegenomen complexiteit.

“Traditionele schaalvergroting stuit duidelijk op veel van deze muren, en we zullen technologische oplossingen moeten ontwikkelen om die muren daadwerkelijk af te breken om de voortzetting van de Wet van Moore mogelijk te maken”, aldus Van den hove.

Voor het afbreken van deze muren is een veelheid aan benaderingen nodig, waaronder dimensionale inkrimping, de ontwikkeling van nieuwe schakelaars/transistoren, een intensiever gebruik van de derde dimensie en een systeemniveaubenadering voor ontwerpoptimalisering.

Hoge NA EUV nodig binnen 3 jaar
Imec was de gastheer van een aantal van de eerste werkzaamheden op het gebied van EUV, en Van den hove zei dat de routekaart voor lithografie onlangs een “fenomenale impuls” heeft gekregen met de introductie van EUV in hoog-volume fabricage. “Dit gebeurde bij de vijf nanometer node. Het was veel moeilijker dan oorspronkelijk verwacht. Het heeft veel langer geduurd, maar dankzij de fenomenale toewijding en inzet van bedrijven als ASML en Zeiss is het gelukt,” zei hij. “De huidige versie van EUV is volgens ons uitbreidbaar tot de twee-nanometer-generatie of misschien zelfs een node verder, maar om verder te gaan dan dat, hebben we een volgende versie van EUV nodig.” Hiervoor zullen grotere lenzen en nieuwe systeemplatforms moeten worden ontwikkeld. De optiek moet voldoen aan fenomenale specificaties, 20 picometer nauwkeurigheid over voor een lens met een diameter van een meter. “Als we dit extrapoleren naar de grootte van de aarde, betekent dit dat we de aarde zouden moeten polijsten met een nauwkeurigheid van de dikte van een menselijke haar. Dat is ongelofelijk, verbijsterend,” zei Van den Hove. “We verwachten dat de eerste machines volgend jaar klaar zullen zijn.”

De introductie van hoge NA EUV zal ook veel uitdagingen met zich meebrengen aan de proceskant. “Om die op een proactieve manier aan te pakken, zetten we samen met ASML een gezamenlijk high NA lab op, gebouwd rond de eerste prototype machine, die zal worden gekoppeld aan een TEL-baan en omringd met de meest geavanceerde metrologiemogelijkheden. We doen dat omdat de uitdaging om hoge NA EUV tijdig in te voeren enorm zal zijn,” zei Van den hove. “Het heeft ons ongeveer 10 jaar gekost om van de eerste EUV-scanner te komen tot de invoering in hoog-volume fabricage. Voor hoge NA zullen we veel minder tijd hebben, slechts drie jaar. Om die introductie in de productie te riskeren, zijn we een zeer intensief programma aan het opzetten om alle belangrijke bouwstenen te ontwikkelen, zoals de maskertechnologie en de materialen met behulp van natte of droge UV-weerstand, metrologie en optiekkarakterisering.”

Device-innovaties
Van den hove beschreef verschillende voorgestelde innovaties voor disruptieve transistorarchitecturen om verdere schaalvergroting mogelijk te maken, waaronder een gate-all-around-apparaat dat is opgebouwd uit een stapel nanosheets, en een nieuw transistorconcept dat het forksheet apparaat wordt genoemd en waarbij de N- en de P-kanaaltransistors dichter bij elkaar worden gebracht. “Dit forksheet concept zien wij als een uitbreiding van het standaard nanovellenconcept en wij denken dat het rond het equivalent van de één nanometer-generatie zal worden geïntroduceerd”, zei Van den hove. Hij beschreef ook een optie waarbij de N- en P-kanaaltransistoren boven op elkaar worden gestapeld, een zogeheten complimentary FET (CFET) apparaat.

“Het is duidelijk dat je nog een zeer belangrijke stap kunt zetten in het verkleinen van de celgrootte, maar dat gaat uiteraard ten koste van veel complexere contactschema’s om contact te maken met de bron- en de draingebieden. Maar wij denken dat we integratieschema’s hebben ontwikkeld die dergelijke transistors mogelijk maken door de epiprocessen en patroonprocessen te optimaliseren en door gebruik te maken van zeer geavanceerde depositieprocessen om de contactstructuren mogelijk te maken”, aldus Van den hove.

Andere innovaties zijn het verminderen van de dikte van de siliciumkanalen om de kanaallengte te verminderen. Dit kan mogelijk worden gemaakt door het gebruik van nieuwe materialen, waarbij het silicium wordt vervangen door 2D-materialen – atomair vlakke monolagen – zoals wolfraam- of molybdeensulfiden of -seleniden. “We hebben onlangs de eerste versies gedemonstreerd van apparaten die zijn vervaardigd met apparatuur van 300 millimeter”, zei hij.

Routekaart voor 20 jaar
Van den hove zei dat een combinatie van voortdurende dimensionale schaalverkleining, nieuwe transistorarchitecturen, de introductie van nieuwe materialen, gecombineerd met innovatieve interconnectarchitecturen (begraven stroomrails) het geheim zal zijn voor succes. “Wij denken dat we een routekaart voor de komende acht tot tien generaties kunnen voorstellen – met een invoeringstempo van twee tot tweeëneenhalf jaar – die ons een routekaart voor de komende 20 jaar zou opleveren”.

Dit artikel is oorspronkelijk geschreven en gepubliceerd door Pete Singer, Editor-in-Chief bij Semiconductor Digest. Zie de oorspronkelijke publicatie hier

Share.

Reageer

Deze site gebruikt Akismet om spam te verminderen. Bekijk hoe je reactie-gegevens worden verwerkt.