Bijna elke nieuwe technologische doorbraak in de halfgeleiderindustrie is gericht op de productie van grote hoeveelheden en heeft zijn unieke specifieke kenmerken. Dit leidt tot uitdagingen voor ingenieurs om nieuwe geïntegreerde schakelingen (IC’s) op de wafer te produceren en te testen. Om de ontwikkeling van een product te ondersteunen dat de eindgebruiker bereikt, moeten de wafers worden getest door het unieke karakter van de technologie aan te pakken. We hebben in de afgelopen decennia veel waferstesten gezien die zijn opgelost voor een aantal technologieën in de halfgeleiderindustrie, zoals DRAM-technologie (Dynamic Random Access Memory), die aanwezig is in al onze pc’s (pc’s).
DRAM 300mm wafers worden vandaag de dag volledig getaxt in een zeer klein aantal tasters op de wafer, dankzij het zeer geavanceerde tasterkaartsysteem. Dit heeft een belangrijke rol gespeeld in de kostenreductie van DRAM’s en dus ook in de kostenreductie van onze PC’s. Andere soorten testuitdagingen zijn opgelost aan de kant van de MEMS (Micro Electro Mechanical System)-sensoren; deze zijn grotendeels aanwezig in mobiele telefoons en auto’s die versnelling of rotatie meten. Bij de toepassing van MEMS-technologieën in de volumeproductie is het zeer uitdagend geweest om de mechanische naar elektrische transducerende prestaties van de sensoren te testen en te valideren. Dit vereiste inderdaad dat de apparaten moesten worden verplaatst terwijl ze elektrisch werden getest om er zeker van te zijn dat ze de beweging nauwkeurig kunnen detecteren en waarnemen. Hopelijk is dit vandaag de dag grotendeels overwonnen en zien we nu zoveel MEMS-apparaten in ons dagelijks leven.
Meer recentelijk zien we uitdagingen voor het testen en ondersteunen van de grootschalige toepassing van 5G Silicon On Insulator (SOI) wafersubstraten en gerelateerde IC’s producten. Aangezien de 5G-communicatieprotocollen een grote bandbreedte hebben, is het nodig om de wafers op RF- en microgolffrequenties te testen, wat duur en uitdagend is, vooral met de prestaties van het productievolume. Ook het testen van de apparaten bij het vermogen is een uitdaging, omdat er een zeer hoge dynamiek van metingen nodig is. Samen met de 5G en de corresponderende grote hoeveelheid gegevens bij een debetsnelheid van meer dan 10Gbps, is een ultrasnelle CPU in combinatie met een hoge snelheid en een dicht geheugen verplicht.
Ten slotte zien we een opkomende spintronische geheugentechnologie op komst voor de productie van grote volumes. Het werkt met behulp van de intrinsieke magnetische oriëntatie (spin) van elektronen om informatie op te slaan. Dit is de STT-MRAM (Spin Transfer Torque Magnetic Random Access Memory), de meest veelbelovende kandidaat van niet-vluchtig embedded geheugen voor het Internet of Things, Artificial Intelligence en een grote kandidaat om 5G implementatie in onze handset apparaten te ondersteunen. STT-MRAM kan ook in potentie traditionele DRAM en SRAM-geheugens vervangen dankzij de snelle snelheid, het lage verbruik en de schaalbaarheid naar zeer lage technologische knooppunten (onder 20nm). STT-MRAM is gebaseerd op de Magnetic Tunnel Junction (MTJ), een sandwich van twee dunne magnetische lagen, gescheiden door een interface van een tunnelbarrière. STT-MRAM MTJ is een bi-staat apparaat met een lage weerstandstoestand wanneer de magnetische oriëntatie van de magnetische lagen in dezelfde richting is en een hoge weerstandstoestand wanneer de twee magnetische oriëntaties in de tegenovergestelde richting zijn. Elk van deze toestanden behoort tot één toestand van het bit, ‘0’ of ‘1’ respectievelijk. Aangezien het een magnetisch apparaat is, moeten sommige van de fysische parameters worden geëxtraheerd door een extern magnetisch veld boven de wafer aan te brengen terwijl deze elektrisch wordt onderzocht. Dit veelbelovende spintronisch geheugen voor ingebedde toepassingen richt zich op zeer grote volumes met zijn eigen specificiteit van een magnetisch apparaat. Daarom is het een uitdaging om STT-MRAM te testen met een extern magnetisch veld dat op de bovenkant van de wafer wordt aangebracht tijdens het sonderen. Dit is vooral moeilijk wanneer een hoge doorvoer van wafers nodig is en een overeenkomstige testtijd per chip zo kort mogelijk is om de kosten per chip niet te beïnvloeden. Wij, bij Hprobe, hebben vandaag de dag deze uitdagingen opgelost om de industrie te ondersteunen bij de overstap naar STT-MRAM in de volumeproductie.
Bron Semiconductor Digest
